SLIP PHASE CONTROLLED PLL

Patent Number:

JP3135112

Publication date:

1991-06-10

Inventor(s):

YAMASHITA KAZUO; others: 02

Applicant(s):

JAPAN RADIO CO LTD

Requested Patent:

□ JP3135112

Application Number: JP19890272640 19891019

Priority Number(s):

IPC Classification:

H03L7/183; H03L7/197

EC Classification:

Equivalents:

JP2892709B2

Abstract

PURPOSE: To decrease the circuit scale and the scale of signal processing by providing a D/A conversion means applying D/A conversion of a prescribed setting number in interlocking with a variable frequency divider means and sending a pulse width conversion signal in response to a comparison value signal.

CONSTITUTION: An D/A conversion main counter 40 receiving a start signal ST1 brings a pulse width conversion signal DAP to an H level while applying count of (q+2M) divided by a D/A conversion setting code (q) to an intermediate frequency division clock CK and outputs a start signal ST2 after the end of count by the D/A conversion setting code (q). An D/A conversion swallow count er 38 receiving the start signal ST1 brings an output signal MOD2 to an H level while applying count of a D/A conversion setting code (p) to the intermediate frequency division clock CK and outputs a temporary stop signal ST0 after the end of the count. Thus, the processing of the D/A conversion whose setting number is 0 to 2<2>M-1 or over is implemented by the pluse width modulation in interlocking with a two-coefficient prescaler 32 of a variable frequency divider means, a swallow counter 34 and a main counter 36.

Data supplied from the esp@cenet database - I2

® 日本国特許庁(JP)

① 特許出願公開

@ 公開特許公報(A) 平3-135112

@Int. Cl. 3

識別記号

庁内整理番号

@公開 平成3年(1991)6月10日

H 03 L 7/183 7/197

8731-5 J 8731-5 J H 03 L 7/18 В

審査請求 未請求 請求項の数 1 (全6頁)

スリップ位相制御PLL 会発明の名称

②特 願 平1-272640

②出 願 平1(1989)10月19日

@発 明 山下 者 昭治 @発明 井 上 江 川 政 彦 ⑫発 明

和 郎 . 東京都三鷹市下連雀5丁目1番1号 日本無線株式会社内 東京都三鷹市下連雀5丁目1番1号 日本無線株式会社内 東京都三鷹市下連雀5丁目1番1号 日本無線株式会社内

東京都三鷹市下連雀5丁目1番1号

日本無線株式会社 勿出 願 人

四代 理 人 弁理士 千葉 剛宏

1. 発明の名称

スリップ位相制御PLし

2. 特許請求の範囲

(1) 所定周波数信号を発振する電圧制御発振器 3. 発明の詳細な説明

前記所定周波数信号が供給されて、分周波数 信号を送出する2係数プリスケーラ、スワロー カウンタ、メインカウンタを含む2進数の可変 分周手段と、

前記分周波数信号と位相比較を行い、且つ導 出される比較値信号を積分せしめて、前記電圧 制御発援器に印加せしめる位相比較/務分手段

D/A変換スワローカウンタおよびD/A変 換カウンタを有し、可変分周手段と運動して設 定数 0 から 2 **-1 以上の D/A 変換をパルス 幅変調により行うとともに、前記比較鉱倍号に 対応したパルス幅変換信号を導出するD/A変 換スワローカウンタおよびD/A変換カウンタ を含むD/A変換手段と、

を備えて構成されることを特徴とするスリッ ブ位相制御PLL。

[産業上の利用分野]

本発明は、無線送受信装置等における高周波 数の局部発振信号、送信発振信号を連続間隔 (ステップ) 等で生成するために好適なスリッ プ位相制御PLLに関する。

[従来の技術]

無線通信装置等に用いられる高精度の周波数 制御発振手段として、アナログ、デジタル式の PLL (位相差制御閉発振器) が多用されてい

この種の高C/N比(搬送波信号/姓音)の 出力信号が得られるPLLの好例として、当出

特開平3-135112(2)

取人に係るスリップ位相制御PLL(特開昭63 -26589号公報参照)を挙げることができる。

このスリップ位相制御PLLはVCO(電圧制御発振器)、位相比較器、低域フィルタ(LPF)、且つパルススワロー型の2係数プリスケーラ、スワローカウンタ、メインカウンタからなる可変分周回路(プログラマブル・デバイダ)の慣用手段を有している。

さらに、周期T毎に可変分周数を(n+q) (q≠の整数)分周するとともに、周期Tの鋸 歯状波を発生する鋸歯状波発生器を備えている。 そして、位相比較器の出力のスリップ位相波形 を打ち消すように鋸歯状波発生器の出力信号が、 低域フィルタで加算または減算される。

このような構成においては、VCOのバリキャップ等に印加される制御電圧、特に、低電圧部にリップルが生起せず、NF(ノイズフキュア)が向上し、高C/N比の出力信号がVCOから得られる。

そして、可変分周回路では2係数プリスケー

ラの分周数が2"と2"+1において、スワローカウンタは設定数mに対してmカウンタでは設定数mに対してmカウンタでは設立数 nに対して n 分周の動作を行う。メインカウントが行われる際のmカウント期間は 2 係数プリスケーラにおいては 2"+1分周の動作を行い、残りの n ー m カウント期間に 2 係数プリスケーラでは 2"分周の動作が行われる。

ここで総合分周数々は

$$q = m \times (2^{m} + 1) + (n - m) \times 2^{m}$$

= $m + 2^{m} \times n$...(1)

で示される。

[発明が解決しようとする課題]

上記の従来の技術に係るスリップ位相制御P ししは高精度の発振周波数制御が可能であるが、 比較的構成が煩瑣である。

ここで回路規模の低減を考慮した場合、LP

Fに供給されるスリップ位相波形の打ち消しのための信号の生成に、前記設定数mが 0 から 2 " - 1 まで変化することに着目し、2 係数プリスケーラの分周数が 2 " の一定値となる区間の2 係数プリスケーラの出力パルスをカウントする D / A 変換手段の付加構成が考えられる。

然しながら、前記 D / A 変換手段における D / A 変換の範囲は 0 から n - 2 * に限定されるものであり、多桁の D / A 変換手段は実現できない。このため高精度の周波数制御とともに回路規模、信号処理規模の低減の要請から、その改善が課題とされていた。

本発明は係る課題に鑑みてなされたものであって、比較的簡易な回路構成のもとに、回路規模、信号処理規模が低減され、且つ高精度の発援周波数制御が可能とされるスリップ位相制御 PLLを提供することを目的とする。

[課題を解決するための手段]

前記の課題を解決するために、本発明のスリ

ップ位相制御PLLは、

所定周波数信号を発振する電圧制御発振器と、 前記所定周波数信号が供給されて、分周波数 信号を送出する2係数プリスケーラ、スワロー カウンタ、メインカウンタを含む2進数の可変 分周手段と、

前記分周波数信号と位相比較を行い、且つ導 出される比較値信号を積分せしめて、前記電圧 制御発振器に印加せしめる位相比較/積分手段 と、

D/A変換スワローカウンタおよびD/A変換カウンタを有し、可変分周手段と連動して設定数 0 から 2 ³ ¾ ー 1 以上のD/A変換をパルス幅変調により行うとともに、前記比較値信号に対応したパルス幅変換信号を導出するD/A変換スワローカウンタおよびD/A変換カウンタを含むD/A変換手段と、

を備えて構成されることを特徴とする。

[作用]

上記のように構成される本発明のスリップ位相制御PLLにおいては、2係数プリスケーラの2"分周と2"+1分周の動作のもとにパルスカウントD/A変換手及において、設定数0から2"-1以上のD/A変換の処理が行われる。

[寒焰例]

次に、本発明に係るスリップ位相制御PLL の一実施例を添付図面を参照しながら以下詳細 に説明する

第1図は実施例の構成を示すブロック図、第 2図は第1図に示される実施例の可変分周部の 詳細な構成を示すブロック図である。

第1 図に示される例は、基準発援器/分割器 12と、水晶発揮子12×と、位相比較器14と、低 域フィルタ16と、VCO18と、可変分周部22と を有している。

これらの構成において、VCO18のブルイン 動作(周波数一致)からロックイン動作(同 期)のもとに出力信号F。が導出される。

この動作を説明する。基準発振器/分割器12 から送出される比較周波数信号(基準信号) F. が位相比較器14に供給される。

一方、VCO18から被分周信号Fcが可変分 周部22に供給され、比較周波数信号Faと等し い分周波数の分周信号F。を位相比較器14に創 出する。

位相比較器14から送出される位相比較信号S,が低域フィルタ16に供給され、ここで積分された制御信号S。がVCO18に印加される。この場合、可変分周部22からは、位相比較信号S,の位相スリップ量、位相シフト量に対応したパルス幅変換信号D,が送出される。ここでパルス幅変換信号D,と位相比較信号S,は打ち消し合うように低域フィルタ16に供給される。これにより、リップルの少ない直流電圧(電流)の制御信号S。が送出される。

このような、基本的な動作等は従来周知(前記特開昭63-26589号公報等)であり、その詳

細な説明は省略する。

次に、本発明の要部である上記の可変分周部 22を説明する。

可変分周部22は、被分周信号Fcが供給され、その分周比を切り換える 2 係数プリスケーラ32と、スワローカウンタ 34と、メインカウンタ 36とを有し、さらに D / A 変換スワローカウンタ38と、 D / A 変換メインカウンタ 40と、ゲート回路 42とを有している。

次に、可変分周部22の分周信号F。およびパルス幅変換信号 D x p の導出の動作について説明する。

なお、第2図において、符号C 』は中間分周クロック、S riは本回路のスタート信号であり、S riおよびS roはスワローカウンタ34のスタート信号および一次停止信号である。さらにMosは2係数プリスケーラ32の分周制御信号であり、Mooiはスワローカウンタ34の出力信号、MooiはD / A 変換スワローカウンタ38の出力信号、F 。は分周信号、D apはバルス幅変換信号であ

る。またm、nは分周数設定コード(数)、p、 aはD/A変換設定コード(数)である。

スワローカウンタ34では分周数設定コードmに対しm+2 ** カウントを行う。メインカウンタ36では分周数設定コードmに対してnー1カウントを行う。 D/A 変換スワローカウンタ38ではD/A 変換設定コード p に対して D/A 変換設定コード p 分のカウントを行い、 さらに D /A 変換メインカウンタ40では D /A 変換設定コード q に対して q + 2 ** のカウント動作を行う。

2 係数プリスケーラ32では分周制御信号 M_{oo} が H (ハイ) レベルの区間に 2 * +1 分周の動作が行われる。分周制御信号 M_{oo} がし(ロー)レベルの区間に 2 * 分周の動作が行われ、彼分周信号 F_c を分周して、中間分周クロック C_x を得る。

メインカウンタ36では中間分周クロック C_* をn-1 分周して分周信号 F_o を得るとともに、n-1 分周する毎にスタート信号 S_m を送出す

5。

D/A変換メインカウンタ40ではスタート信号Sriが供給されて、中間分周クロックCェをD/A変換数定コード q分(q+2 **)のカウントを行う区間にパルス幅変換信号DapをHレベルとし、D/A変換数定コード q分のカウント終了後にスタート信号Sriが入来するまでパルス幅変換信号Dapをしレベルに維持する。

D/A変換スワローカウンタ38ではスタート信号 S **iが供給されて中間分周クロック C ** を D/A変換設定コード p 分のカウントする区間に出力信号 M **o ** 2 を発生せしめ、さらに、次のスタート信号 S **iが入来するまで出力信号 M **o ** 2 をレベルに維持する。

スワローカウンタ34ではスタート信号 Sriが 供給されると、D/A変換スワローカウンタ38 が中間分周クロック Ci をD/A変換設定コー ドp分のカウントする区間は、同様にD/A変 検設定コードゥ分のカウントを行い、さらに、一次停止信号Sャのにより一旦停止後、スタート信号Sャが供給されて中間分周クロックCェの再カウントを行う。そして残りのm+2 * ーゥのカウントが行われる区間の出力信号Moon、をHレベルに維持し、さらに次のスタート信号Sャンが入来するまでの間出力信号Moon。をLレベルに維持する。

ゲート回路42では出力信号Moon、 Moon が 供給される際に、出力信号Moon と Moon の何れかがHレベルであるとき分周制御信号Moon 、 Hレベルに形成する。そして出力信号Moon、 Moon の何れもLレベルのときのみ分周制御信号MoonをLレベルに維持する。

従って、このような構成における総合分周数 dは

$$d = (2 + 1) \times (m + 2 + 1) + 2 \times (m + 2 + 1) + 2 \times (m + 1$$

で表される。

さらに、パルス幅変換信号 D A P のパルスカウント数 e は

となり、パルス幅率をwとすると

$$w = \frac{p + 2^{n} \times q + 2^{2n}}{m + 2^{n} \times n} \qquad \cdots (4)$$

なるパルス列が得られ、ここで平均化することによりp+2 *×q+2 **に比例したD/A変換電圧(あるいは電流)、すなわち、パルス変換信号DAOが得られる。

ここで、

$$0 \le p < 2$$
 " $0 \le m < 2$ " $q + 2$ " $< n$...(5)

なる制限がある。

一例として、M=5 (2係数プリスケーラ) の分周数+32、+33) の場合では、D/A変換 設定コード q を 5 bit とすると、D/A 変換設 定コード p も 5 bit 設定であるから、

$$0 \le p + 2^{s} \times q < 2^{10}$$
 ...(6)

であり、1024ポイント、つまり10bit 精度の D/A変換が可能になる。

このようにして被分周信号F。を(n・2*+m)分周している間の時間Tにおける位相スリップ量、位相シフト量に対応した高精度のD/A変換電圧(あるいは電流)が得られることから、VCO18から高特度の、すなわち、高C/N比、良好なNFの出力信号F。が導出される。

[発明の効果]

以上のように、本発明のスリップ位相制御P ししによれば、所定周波数信号を発振する電圧 制御発振器と、前記所定周波数信号が供給され て、分周波数信号を送出する 2 係数プリスケー ラ、スワローカウンタ、メインカウンタを含む

特開平3-135112(5)

12…基準発展器/分割器 12a …水晶発展子 14…位相比較器 16…低敏フィルタ 18 ··· V C O 22…可変分周回路 32…2係数プリスケーラ 34…スワローカウンタ 36…メインカウンタ 38… D / A 変換スワローカウンタ 40… D / A 変換メインカウンタ Day…パルス幅変換信号 Fo…分周信号 M.···分周制御信号 Moor、Moss ··· 出力信号 m、n…分周数設定コード p、q…D/A変換設定コード Sτι、Sτз…スタート信号 Sro…一次停止信号

4. 図面の簡単な説明

第1図は本発明に係るスリップ位相制御PL Lの一実施例の構成を示すブロック図、

第2図は第1図に示される実施例の可変分周 部の詳細な構成を示すブロック図である。 特許出願人 日本無線株式会社 出願人代理人 弁理士 千葉 剛力

FIG.1




FIG.2

